文章 ID: 000084027 內容類型: 錯誤訊息 最近查看日期: 2018 年 08 月 06 日

警告 （10240）：Verilog HDL Always 在 altpciexpav_stif_txresp_cntrl.v 建構警告

環境

  • Intel® Quartus® II 訂閱版
  • Intel® Quartus® Prime Standard Edition 軟體
  • 適用於 PCI Express* 的 Intel® Arria® 10 Cyclone® 10 硬 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 PCI Express* Intel® Arria® 10 硬 IP 的問題，在使用 Intel® Quartus® II 或 Intel® Quartus® Prime Standard 軟體時，分析與闡述時，您將會看到下列警告。

    警告 （10240）：Verilog HDL Always 在 altpciexpav128_txresp_cntrl.v （344）： 推斷閂鎖 （es） 以進行可變的「payload_limit_cntr」，該告在一條或多條路徑上保留其先前的價值，可透過始終建構
    資訊 （10041）：推斷 altpciexpav128_txresp_cntrl.v （344） 的「payload_limit_cntr[0]」閂鎖
    資訊 （10041）：推斷 altpciexpav128_txresp_cntrl.v （344） 的「payload_limit_cntr[1]」閂鎖
    資訊 （10041）：推斷 altpciexpav128_txresp_cntrl.v （344） 的「payload_limit_cntr[2]」閂鎖
    資訊 （10041）：推斷 altpciexpav128_txresp_cntrl.v （344） 的「payload_limit_cntr[3]」閂鎖

    解決方法

    這些警告可以安全地遭到檢視，並且已固定在從版本 16.1 開始的 Intel® Quartus® Prime Pro 軟體中。

    相關產品

    本文章適用於 4 產品

    Intel® Cyclone® 10 GX FPGA
    Intel® Arria® 10 GT FPGA
    Intel® Arria® 10 GX FPGA
    Intel® Arria® 10 SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。