描述
已發現一個問題，即Altera®序列 RapidIO® IP 在 IDLE1 序列期間插入的模式超過指定的最大值 31 /A/ 字元。雖然尚未發現由於此行為而導致的物理問題的互通性，但此問題在技術上不符合規範。
解決方法
此問題將在 Altera Serial RapidIO IP 的未來版本中得到解決。
環境
BUILT IN - ARTICLE INTRO SECOND COMPONENT
相關產品
本文章適用於 29 產品
Cyclone® IV GX FPGA
Arria® GX FPGA
Cyclone® V ST SoC FPGA
Arria® II GX FPGA
Stratix® II FPGA
Cyclone® V SX SoC FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® II GZ FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® II FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® V GT FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Stratix® IV GT FPGA
Cyclone® V SE SoC FPGA
Stratix® II GX FPGA
Stratix® III FPGA