重大問題
描述
HDMI IP 核心的 Arria 10 設計範例預設使用分數 相鎖迴圈 （fPLL） 作為收發器 PHY 的發射器 PLL。fPLL 支援重新設定，但重新校準程式的目標為 ATX PLL。 在不重新校準的情況下重新設定設計可能會影響您的堅固性 硬體。
解決方法
若要解決這個問題，請編輯 xcvr_gpll_rcfg.c 檔案 執行前軟體/tx_control_src/ 目錄 runall.tcl。
在 xcvr_gpll_rcfg.c 檔案中編輯下列行：
XCVR_RCFG_WRITE (0x100, 0x00000001); // ATX PLL recalibration
自：
XCVR_RCFG_WRITE (0x100, 0x00000002); // FPLL recalibration
此問題已在 HDMI IP 核心的 15.1 更新 1 版本中修復。