文章 ID: 000084096 內容類型: 疑難排解 最近查看日期: 2014 年 03 月 24 日

為什麼我的 PLL 重新配置Intel® FPGA IP中有違反計時規定?

環境

  • Avalon ALTPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    對於具有符號 tDYCONFIGCLKmgmt_clk scanclk Stratix® V、Arria® V 和 Cyclone® V 裝置,各自的裝置資料工作表中指定了 PLL 重新配置頻率輸入的最大頻率。

     

    解決方法

    PLL 重新設定Intel® FPGA IP可能需要更低的頻率頻率才能達成時序關閉。 您應該使用計時分析器,以確保您選擇的頻率頻率和 mgmt_clk /或 scanclk 將符合您所選裝置的時間要求。

    相關產品

    本文章適用於 15 產品

    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。