文章 ID: 000084141 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Quartus® II 軟體 PowerGauge 電源分析是否考慮到輸出針腳的電容性載入?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 針對單端輸出標準,Quartus II 軟體版本 2.2 及以下 PowerGauge 電源分析假設所有輸出針腳的 35 pF 電容性載入。PowerGauge 電源分析針對每一個單一輸出使用下列方程:
PIo = 0.5 × C X V2 X f

C 是 35 pF 的電容性負載。

V 是 I/O 標準電壓波動。LVTTL 電壓波動假設為 3.3、2.5、1.8 或 1.5 V,視其 3.3-V LVTTL、2.5-V LVTTL、1.8-V LVTTL 或 1.5 V LVTTL 而定。

f定義為模擬期間輸出切換次數,除以實際模擬時間。切換包括高到低和低到高的轉換,因此使用 C × V2 × fHz頻率,提供兩倍的 pIO手部運算威力。

0.5 因數會隨著時間切換的頻率標準化。

針對差異 I/O 標準,Quartus II PowerGauge 電源分析使用每個 I/O 標準的特徵 ICCIO 資料。 Altera為每個裝置系列執行電源特徵化測量,然後在 Quartus II PowerGauge 模型中使用此資料。電容性負載是用於測量的裝置家族主機板的功能,大約為 15 pF(這包括主機板跡線、連接器和範圍電容)。

Quartus II 軟體版本 3.0 PowerGauge 會考慮輸出針腳上的電容性載入。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

1

本頁內容結合了人類與電腦翻譯的英文原文內容。本內容僅供您參考,僅供一般參考,不應被視為完整或準確。若本頁英文版與翻譯有任何矛盾,將由英文版負責。 請參閱本頁的英文版本。