文章 ID: 000084178 內容類型: 疑難排解 最近查看日期: 2013 年 12 月 20 日

為什麼兩個中心 PLL 無法在 Stratix V 裝置底部以 UniPHY 驅動兩個不同的記憶體控制器?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

位於底部的中心 PLL 只能存取 Stratix® V 裝置中的一個 PHYCLK 網路。

解決方法 如果您需要使用中心 PLL 來驅動兩個外部記憶體介面,請使用 PLL 分享模式。

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。