文章 ID: 000084324 內容類型: 疑難排解 最近查看日期: 2012 年 08 月 28 日

為什麼在 Quartus II 軟體版本 11.1 中使用derive_pll_clocks指令時,Cyclone IV GX PCI Express 設計中的收發器頻率無法自動正確產生?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    由於 Quartus® II 軟體 11.1 版本出現問題, derive_pll_clocks 指令可能無法為Cyclone® IV GX PCI Express 設計產生所有必要的頻率。您可能會在 TimeQuest 計時分析器中看到類似下列警告:

    Warning (332087): The master clock for this clock assignment could not be derived.
    Clock: |hiptxclkout was not created.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0 Reason:
    Clock derived from ignored clock: |transmit_pcs0|hiptxclkout.  Clock assignment is being ignored.
    Warning (332086): Ignoring clock spec: |cyclone_iii.cycloneiv_hssi_pcie_hip|coreclkout Reason:
    Clock derived from ignored clock: |cyclone_iii.cycloneiv_hssi_pcie_hip|pclkch0.  Clock assignment is being ignored.

    由於此問題,某些收發器頻率在您的設計中可能不會受到正確限制,而 IP 在硬體中可能無法正常運作。

    解決方法

    Quartus II 軟體版本 11.1 可用修補程式來解決這個問題。從以下適當連結下載並安裝 Patch 0.09。

    此問題從 Quartus II 軟體版本 11.1 SP1 開始修復。

    相關產品

    本文章適用於 1 產品

    Cyclone® IV GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。