文章 ID: 000084351 內容類型: 疑難排解 最近查看日期: 2015 年 01 月 01 日

針對 PLL 重新配置、Intel® Arria® V、Cyclone® V 和 Stratix® V 裝置而產生的 mif 檔案是否有已知問題？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    是的，當Altera_PLL Megawibandd 用於為Arria® V、Cyclone® V 或 Stratix® V 裝置產生記憶體初始化檔案 （.mif） 時，所產生的檔會包含錯誤的資料頻寬欄位。

    解決方法

    將資料頻寬欄位更新至正確的值。 661 的表格 7 顯示該欄位的位置：使用 Altera PLL 和 Altera PLL 重新配置 IP 核心來執行 Fractional PLL 重新配置。使用 PLL 重新配置計算機，可以找到正確的頻寬設定。

    相關產品

    本文章適用於 14 產品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Stratix® V E FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V E FPGA
    Stratix® V GS FPGA
    Cyclone® V ST SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GX FPGA
    Arria® V GX FPGA
    Arria® V GZ FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。