文章 ID: 000084377 內容類型: 疑難排解 最近查看日期: 2015 年 12 月 11 日

適用于 PCIe RX BurstMaster 的 Arria 10 和 Cyclone 10 GX 硬 IP 可能會以錯誤的流量類別退回完成

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    適用于 PCIe RX Burst Master 的 Arria® 10 和 Cyclone® 10 硬 IP,可能會以錯誤的流量等級和屬性欄位設定來退回完成。

    解決方法

    解決方法是修正下列 RTL 檔案, /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_rdwr.sv。您必須新增收銀機才能記錄正確的流量等級。

    之後: logic [2:0] rd_tc

    新增: logic [1:0] rd_attr_reg

    新增:l ogic [2:0] rd_tc_reg ;

    在分配聲明之前:

    req_id_reg ;

    添加:

    rd_attr_reg ;

    rd_tc_reg ;

    在 //RXM 待定讀取介面下,將第一個作業聲明變更為下列:

    assign PndgRdHeader_o = {1\'b0, 4\'hF, rd_tc_reg, rd_attr_reg, 4\'hF, rx_dwlen_reg, req_id_reg[15:0], 1\'b0, rx_addr_reg[6:0], rd_tag_reg};

    /ip/altera_pcie/altera_pcie_hip_256_avmm/rtl/altpcieav_dma_hprxm_cpl.sv中,分配聲明:

    assign attr = PndRdFifoData_i[48:47]

    應讀取:

    assign attr = PndRdFifoData_i[47:46]

    這個問題已在 Quartus Prime 軟體的 14.1 版本中修復。

    相關產品

    本文章適用於 2 產品

    Intel® Arria® 10 FPGA 與 SoC FPGA
    Intel® Cyclone® 10 GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。