參照 2015.01.28 版及更早版本的並列介面 IP Core 使用者指南 Altera PHYLite，您可能會看到表格 11：位址地圖為 3'h2 中所述的 Avalon 位址 R/W[23：21] 的保留值。然而，模擬結果顯示為 3'h4，與使用者指南不符。問題在於使用者指南中陳述的錯誤值。
使用者指南模擬
Avalon位址 [23：21] 3'h2 （不正確） 3'h4 （正確）
使用者指南中的 Avalon 位址 R/W [23：21] 將更新至 3\'h2 至 3\'h4，以瞭解位址地圖表格中的所有功能。
此問題排定在適用于平行介面 IP Core 使用者指南的下一版 Altera PHYLite 中修復。
表格 11：位址地圖
功能Avalon位址 R/W
針腳輸出階段 {id[3：0]，3\'h4，lane_addr[7：0]，pin{4：0]，8\'D0®
Pin PVT 補償輸入延遲 {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，lgc_sel[1：0]，pin_off[2：0]，4\'h0]
Strobe PVT 補償輸入延遲 {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，lgc_sel[1：0]，3\'h6，4\'h0]
Strobe 啟用 phase {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，lgc_sel[1：0]，3\'h7，4\'h0]
Strobe 啟用延遲 {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，9\'h008]
讀取有效的延遲 {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，9\'h00C]
內部 VREF 代碼 {id[3：0]，3\'h4，lane_addr[7：0]，4\'hC，9\'h014]
{id[3：0]，
3\'h4，lane_
新增工具[7：0]，pin{4
：0]，8\'D0®