文章 ID: 000084433 內容類型: 疑難排解最近查看日期: 2012 年 09 月 11 日

Altera裝置中不同 PLL 驅動的頻率之間有哪些偏斜？

環境

FPGA 智慧財產

PLL

BUILT IN - ARTICLE INTRO SECOND COMPONENT

描述 Altera®並未具體說明不同 PLL 驅動的頻率之間的偏斜。鎖定時間可能會有所不同，Altera無法保證不同的 PLL 會同時獲得鎖定。當不同的 PLL 同時重設時，這也適用于此情況。

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。