文章 ID: 000084588 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Stratix V 裝置使用LVDS_E_3R時，Rs 和 Rp 電阻值為何？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在Stratix® V 裝置使用LVDS_E_3R時，Rs 和 Rp 電阻值分別為 120 Ohms 和 170 Ohms。

此資訊將會新增到未來發行的 Stratix V 手冊中。

相關產品

本文章適用於 4 產品

Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。