文章 ID: 000084638 內容類型: 疑難排解 最近查看日期: 2014 年 06 月 30 日

在模擬Stratix® V 重新配置控制器時，為什麼我的 ATX 校正收款器全都讀取「DEADBEEF」？

環境

  • Intel® Quartus® II 訂閱版
  • L-Tile H-Tile 收發器 ATX PLL Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    不支援在 Stratix® V GX 裝置中模擬收發器 ATX PLL 校正器。然而，校準程式在矽晶片中完全正常運作。

    解決方法

    您不應嘗試在模擬中存取這些收銀機。

    相關產品

    本文章適用於 4 產品

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA
    Stratix® V GS FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。