文章 ID: 000084642 內容類型: 錯誤訊息 最近查看日期: 2015 年 02 月 12 日

錯誤: <module name="">資料來源具有資料訊號 <number> 位,但水槽沒有。</number></module>

環境

  • Intel® Quartus® II 訂閱版
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述 由於 Quartus® II/DSP Builder 14.1 的問題,在具有多個AVALON® ST 介面 (AVST) 的元件上,您將會看到上述錯誤。 您也可以在 Qsys 的傳教觀點中注意到其中一個 AVST 介面沒有訊號,而且還有一個名為「exp」的額外介面,該介面也沒有訊號。
    解決方法

    若要解決此問題,請尋找並編輯錯誤訊息中元件_hw.tcl 檔所產生的 Qsys。

    讓訊號名稱在所有avalon_串流匯槽之間,以及所有avalon_串流源之間獨一無二。 例如,您可以在一個元件上的所有名稱中新增「1」。

    另外,請注釋「exp」介面。

    例如:

    Qsys 產生的版本:

    ...

    # 介面 AStInput
    add_interface AStInput avalon_streaming sink
    set_interface_property AStInput 錯誤描述元「」
    set_interface_property AStInput maxChannel 255
    set_interface_property AStInput 就緒延遲 0
    set_interface_property AStInput ASSOCIATED_CLOCK頻率
    set_interface_property已啟用 AStInput true
    set_interface_property AStInput dataBitsPerSymbol 17
    add_interface_port AStInput input_ready就緒輸入 1
    set_port_property input_ready VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_valid有效的輸入 1
    set_port_property sink_valid VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_channel通道輸入 8
    add_interface_port AStInput sink_data資料輸入 17
    add_interface_port AStInput sink_sop啟動包輸入 1
    set_port_property sink_sop VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_eop endofpacket 輸入 1
    set_port_property sink_eop VHDL_TYPE STD_LOGIC_VECTOR


    # 介面 AStInput1
    add_interface AStInput1 avalon_streaming sink
    set_interface_property AStInput1 錯誤描述元「」
    set_interface_property AStInput1 最大通道 255
    set_interface_property AStInput1 就緒延遲 0
    set_interface_property AStInput1 ASSOCIATED_CLOCK頻率
    set_interface_property AStInput1 啟用真實
    set_interface_property AStInput1 dataBitsPerSymbol 17
    add_interface_port AStInput1 input_ready就緒輸入 1
    set_port_property input_ready VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 sink_valid有效的輸入 1
    set_port_property sink_valid VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 sink_channel通道輸入 8
    add_interface_port AStInput1 sink_data資料輸入 17
    add_interface_port AStInput1 sink_sop開始使用包裝輸入 1
    set_port_property sink_sop VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 sink_eop內嵌輸入 1
    set_port_property sink_eop VHDL_TYPE STD_LOGIC_VECTOR

    ...

    # 介面 exp
    add_interface Exp Conduit 端
    set_interface_property Exp ENABLED TRUE

    修改版本:

    # 介面 AStInput
    add_interface AStInput avalon_streaming sink
    set_interface_property AStInput 錯誤描述元「」
    set_interface_property AStInput maxChannel 255
    set_interface_property AStInput 就緒延遲 0
    set_interface_property AStInput ASSOCIATED_CLOCK頻率
    set_interface_property已啟用 AStInput true
    set_interface_property AStInput dataBitsPerSymbol 17
    add_interface_port AStInput input_ready就緒輸入 1
    set_port_property input_ready VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_valid有效的輸入 1
    set_port_property sink_valid VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_channel通道輸入 8
    add_interface_port AStInput sink_data資料輸入 17
    add_interface_port AStInput sink_sop啟動包輸入 1
    set_port_property sink_sop VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput sink_eop endofpacket 輸入 1
    set_port_property sink_eop VHDL_TYPE STD_LOGIC_VECTOR


    # 介面 AStInput1
    add_interface AStInput1 avalon_streaming sink
    set_interface_property AStInput1 錯誤描述元「」
    set_interface_property AStInput1 最大通道 255
    set_interface_property AStInput1 就緒延遲 0
    set_interface_property AStInput1 ASSOCIATED_CLOCK頻率
    set_interface_property AStInput1 啟用真實
    set_interface_property AStInput1 dataBitsPerSymbol 17
    add_interface_port AStInput1 輸入1_ready就緒輸入 1
    set_port_property輸入1_ready VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 水槽1_valid 有效輸入 1
    set_port_property水槽1_valid VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 下沉1_channel 通道輸入 8
    add_interface_port AStInput1 下沉1_data 資料輸入 17
    add_interface_port AStInput1 下沉1_sop 啟動式包裝輸入 1
    set_port_property下沉1_sop VHDL_TYPE STD_LOGIC_VECTOR
    add_interface_port AStInput1 水槽1_eop 內嵌式輸入 1
    set_port_property水槽1_eop VHDL_TYPE STD_LOGIC_VECTOR

    ...

    # 介面 exp
    # add_interface Exp conduit 埠
    # set_interface_property Exp ENABLED TRUE

    這排定在 Quartus II/DSP Builder 軟體的未來版本中修復。

    相關產品

    本文章適用於 1 產品

    Stratix® IV E FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。