文章 ID: 000084670 內容類型: 錯誤訊息 最近查看日期: 2013 年 03 月 04 日

錯誤 （10207）：Verilog HDL 錯誤在 <file>：無法解決對物件的參考。<signal>"</signal></file>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您參考 Verilog HDL 中的低階訊號，使用根據 IEEE 標準 Verilog Hardware Description Language 第 12.4 節的階層名稱，您可能會看到這個錯誤。Quartus® II 軟體在模擬之外不支援此語法。

解決方法 為了避免此錯誤，請修改低階模組的輸出埠清單，直接發出訊號。

相關產品

本文章適用於 1 產品

Intel® 可程式裝置

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。