文章 ID: 000084755 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

當我在 DDR3 高效能 (HP) 控制器 IP Megawicasd 中將此參數設定為 6 時,為什麼在模擬中看到 5 的記憶體寫入 CAS 延遲 (CWL)?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您已在「跳槽校準」模式下設定 DDR3 HP 控制器 IP Megawiadd®「自動校準模擬選項」,在模擬中,即使您已在 IP Megawi用中將 CWL 參數設定為 6,您也會看到 5 的 CWL。

Quartus® II 軟體和 IP 版本 8.1 和更早版本僅支援「跳槽校準」模式的 5 CWL。

將「自動校準模擬選項」的設定變更為「快速校準」或「完整校準」模式,以在模擬中取得 6 的正確 CWL 值。

這個問題將在未來的 IP 和 Quartus II 軟體版本中解決。

相關產品

本文章適用於 3 產品

Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。