文章 ID: 000084779 內容類型: 疑難排解 最近查看日期: 2014 年 05 月 13 日

Altera®裝置的建議有哪些上升和下降時間規格?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

所有較新的Altera裝置家族在資料工作表中沒有上升或跌倒時間規格。請參閱 輸入訊號邊緣速率指南 (PDF) 白皮書。

將電晶體固定線上性區域會導致高於正常電流抽取,但不會對裝置造成損壞。

當輸入頻率邊緣緩慢時,可能會在主機板和裝置上接收過多的切換噪音,因此可能會出現訊號完整性問題,例如由於頻率慢速邊緣的過度噪音而導致錯誤觸發。

當頻率邊緣速度快時,頻率所吸收的噪音能量將不夠強大,導致邏輯問題,例如錯誤觸發。頻率的最大上升/下降時間取決於應用程式。

相關產品

本文章適用於 1 產品

Stratix® FPGAs

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。