文章 ID: 000084780 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

我的 FPGA IBIS 模型是否準確地反映FPGA輸出訊號的任務週期失真?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 IO 緩衝模型將準確地反映緩衝區本身造成的工作週期失真。 然而,緩衝區模型並不代表任何傳送至輸出緩衝區訊號上的 DCD。 由於輸出緩衝區可能有訊號從任何來源傳送,因此模擬模型沒有關于 DCD 在輸入時大小的概念。

請洽詢您的模擬工具供應商,以瞭解該工具是否可以進行模型化的詳細資訊。

相關產品

本文章適用於 1 產品

Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。