文章 ID: 000084805 內容類型: 疑難排解 最近查看日期: 2013 年 05 月 20 日

配置全映射模式的 CPRI IP 核心變體可能無法實現時序收斂

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    如果您的 CPRI IP 核心變體將 映射模式 設定為 全部,並且目標裝置系列和 CPRI 線路速率設置為以下任何組合,您可能會在 CPRI Rx MAP 區塊和 CPRI Tx MAP 區塊中觀察到設置時間違規。

    在以下目標裝置系列和 CPRI 線路速率組合中已觀察到這些時序違規:

    • CPRI 線速 4.9152 Gbps 的 Arria® V 裝置
    • CPRI 線路速率為 6.144 Gbps 的 Arria® V 裝置
    • CPRI 線路速率為 9.8304 Gbps 的 Stratix® V 裝置
    解決方法

    為避免此問題,請使用設計所需的特定 MAP 介面映射模式 (基本、高級 1、高級 2 或高級 3) 配置 CPRI IP 核心,而不是 「全部 」設置。

    但是,請參考 某些 以進階 1 映射模式配置的 CPRI IP 核心變體可能無法實現時序收斂

    此問題已在 CPRI MegaCore 功能的版本 12.1 中修復。

    相關產品

    本文章適用於 2 產品

    Stratix® V FPGA
    Arria® V FPGA 與 SoC FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。