文章 ID: 000084879 內容類型: 疑難排解 最近查看日期: 2013 年 06 月 07 日

Arria II GX PCIe 範例設計是否考慮到了pll_locked不穩定的問題?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

重大問題

描述

是的,當使用 Arria® II GX 裝置的 altpcie_serdes_rs.v 檔案時,代碼旨在阻止類似 Arria II GX Errata 的pll_locked_soft_logic的tx_digitalreset取義。此問題不需要額外的使用者邏輯。

如需與此 erratum 相關的詳細資訊,請參閱 Arria II GX Errata 表格的「傳輸器 PLL Lock (pll_locked) 狀態訊號」區段。

Arria II GX Errata 表(PDF)

 

解決方法

 

相關產品

本文章適用於 1 產品

Arria® II GX FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。