文章 ID: 000084884 內容類型: 錯誤訊息 最近查看日期: 2012 年 09 月 11 日

關鍵警告:針腳mem_clk[0] 必須將其從針腳到內部單元的Cyclone® IV E 輸入延遲設定為 1

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在使用 Quartus® II 軟體版本 10.0 和更早的Cyclone® IV 裝置中執行 DDR2 高效能控制器時,您可能會在計時分析器中收到此警告,如果您的設計是在混合模式中實作。例如,DQ 針腳兩端和行 I/Os,而「mem_clk」放置在 I/Os 側面,時鐘針腳的延遲鏈必須設為 1。因此,您會看到這個關鍵警告。

解決方法

若要移除此關鍵警告,請將下列作業新增到 QSF 檔案:

set_instance_assignment──PAD_TO_CORE_DELAY 1 至 mem_clk[0]

此問題已在 Quartus® II 軟體版本 10.1 中解決。

相關產品

本文章適用於 1 產品

Cyclone® IV E FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。