文章 ID: 000084923 內容類型: 產品資訊與文件 最近查看日期: 2015 年 01 月 21 日

如何針對進階計時模式執行 SerialLite III 串流模式模擬?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    以 IP 核心產生的 SerialLite III 測試台範例設計使用標準計時模式 (SCM) 和預設參數設定。若要在進階計時模式 (ACM) 中執行模擬,測試台中的預設設定需要手動修改,以符合 IP 參數編輯者 GUI 中的使用者設定。

    解決方法

    1. 流覽到文字編輯器中的 \'ip 變異名稱>_example/seriallite_iii/example_testbench\'directory 並開啟 \'test_env.v\' 檔案。

    2. 修改下列內容 test_env 參數,以符合使用者 IP 參數編輯器設定。
    - user_clock_frequency (必填使用者頻率頻率)
    - pll_ref_freq (收發器參考頻率頻率)
    - pll_ref_var (收發器參考頻率頻率)
    - data_rate (每個通道的收發器資料速率)
    - meta_frame_length (Meta 幀長度)
    - ecc_enable (ECC 保護)

    請注意下列事項 test_env 參數未用於進階計時模式,而且可以忽略。
    - reference_clock_frequency (fPLL 參考頻率頻率)
    - coreclkin_frequency (核心頻率頻率)

    3. 前往 \'./vsim\'子目錄和開啟 \'run_vsim.do\' 檔在文字編輯器中。
    a.新增 \' 定義ADVANCED_CLOCKING\' vsim 命令選項。
    B。將通道數量設定為 \'-G/test_env/線道=\'.
    - 預設通道數設定為 5。

    4. 根據 SerialLite III 使用者指南中所述的程式執行模擬。

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。