文章 ID: 000084951 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 02 日

QDR II SRAM 舊式控制器在 Stratix II 裝置中讀取擷取收件的 TimeQuest 等效 SDC 限制是什麼？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 startix® II 裝置中讀取的 QDRII SRAM 舊版控制器的 TimeQuest SDC 限制等同為：

set_max_delay -0.2 -從 * 到 resync*
set_min_delay -1.6 -從 * 到 resync*

Quartus® II 軟體靜態計時分析 （TAN） 中的這些限制是：

set_instance_assignment -名稱 SETUP_RELATIONSHIP「– 0.2 ns」 -從 * 到 resync*
set_instance_assignment -名稱 HOLD_RELATIONSHIP「– 1.6 ns」 -從 * 到 resync*

相關產品

本文章適用於 1 產品

Stratix® II FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。