文章 ID: 000085064 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 01 日

對於 n 的不同值 （其中 n 是 divisor） 的不同值，迴圈備援檢查 （CRC） 計算時間公式為何？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

Cyclone® III、Cyclone IV、Cyclone V、Arria® II、Arria V、Stratix® IV 和 Stratix V 裝置的手冊顯示最長和最短的 CRC 計算時間。請參閱各自裝置系列手冊的單事件不安 （SEU） 緩解章節，以取得最長與最低 CRC 的計算時間規格。

最大和最短時間的計算依據是內部振盪器的最低分子和最大分子設定，以及處理、電壓和溫度 （PVT） 的變異。

可用的 divisor 設定為：

1. Arria II 和 Stratix IV 裝置：1、2、3、4、5、6、7、8
2. Cyclone III、Cyclone IV、Cyclone V、Arria V 和 Stratix V 裝置：0、1、2、3、4、5、6、7、8

如果您將分割器設定在最小到最大之間，您可以根據以下解決方法中提供的公式來計算 CRC 的計算時間。

解決方法

對於Arria II 和 Stratix IV 裝置：
最大時間 （n） = 2^（n-8） * 最大時間
最短時間 （n） = 2^（n-1） * 最短時間

對於 Cyclone III、Cyclone IV、Cyclone V、Arria V 和 Stratix V 裝置：
最大時間 （n） = 2^（n-8） * 最大時間
最短時間 （n） = 2^n * 最短時間

相關產品

本文章適用於 19 產品

Arria® II GX FPGA
Cyclone® V E FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V GT FPGA
Arria® V GX FPGA
Arria® V GZ FPGA
Arria® II GZ FPGA
Cyclone® III FPGA
Cyclone® III LS FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA
Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。