文章 ID: 000085071 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

PCIe err_desc_func0匯流排的 DW 接頭順序正確嗎?

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

err_desc_func0 DW 接頭的正確順序為:
err_desc_func0[127:0] = {header0,接頭 1,接頭 2 和接頭 3[;

其中:
* Header0 = 第 1 個 DW = >接頭位元組, 接頭位元組 1, 接頭位元組 2, 接頭位元組 3
* Header1 = 第 2 DW =>接頭位元組4,接頭位元組5,接頭 Byte6,接頭位元組7
* Header2 = 第 3 DW =>接頭位元組8,接頭位元組9,接頭 Byte10,接頭位元組11
* Header3 = 第 4 DW =>接頭位元組 12,接頭 Byte13,接頭 Byte14,接頭 Byte15

注意:接頭 3 僅適用于四個 DW 接頭格式。

上述規則適用于所有支援 PCIe 的裝置® 核心包括 S4GX、A2GX 和 C4GX。
它也適用于軟 IP 和硬 IP。

解決方法

格式化的一些更新:

err_desc_func0 DW 接頭的正確順序為:
err_desc_func0[127:0] = {header0,接頭 1,接頭 2 和接頭 3[;

其中:
* Header0 = 第 1 DW => {Header Byte0,接頭位元組 1,接頭 Byte2,接頭 Byte3®
* Header1 = 第 2 個 DW => {Header Byte4,Header Byte5,Header Byte6,Header Byte7®
* Header2 = 第 3 DW => {Header Byte8,Header Byte9,Header Byte10,接頭 Byte11®
* Header3 = 第 4 DW => {Header Byte12,接頭 Byte13,接頭 Byte14,接頭 Byte15®

注意:接頭 3 僅適用于四個 DW 接頭格式。

上述規則適用于所有支援 PCIe 核心的裝置,包括 S4GX、A2GX 和 C4GX。
它也適用于兩個軟 IP。

相關產品

本文章適用於 4 產品

Arria® II GX FPGA
Arria® II GZ FPGA
Stratix® IV GX FPGA
Cyclone® IV GX FPGA

1

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。