文章 ID: 000085107 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

為什麼avl_ready在讀取或寫入要求後去維護?

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    使用 DDR3 UniPHY 季度速率控制器時,您可能會注意到,在讀取或寫入要求之後,avl_ready會立即降低。這會導致控制器讀寫效率低下。

    季度速率控制器有一個已知的問題,即在超大於一個的爆破命令後,該控制器會avl_ready解說。控制器avl_ready Avalon命令佇列中延遲一個週期。

    解決方法

    解決方法是使用一個爆破大小來達到最大效率,或使用更大的爆破大小(例如 32 或 64),將一個週期的停機效果降到最低。

    這個問題將在未來版本的 Quartus® II 軟體中解決。

    相關產品

    本文章適用於 8 產品

    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® IV GT FPGA
    Stratix® IV GX FPGA
    Stratix® IV E FPGA
    Stratix® III FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。