文章 ID: 000085126 內容類型: 產品資訊與文件 最近查看日期: 2012 年 08 月 13 日

psuedo-differential I/O 如何在 Stratix II 裝置側 I/O 銀行中實作?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

可透過執行兩個單端 I/O 針腳,在 Stratix® II 裝置端銀行中建立 psuedo 差異 I/O。

Altera®建議您使用現有的差分針腳對 (即 LVDS 和 CLK)來執行任何 psuedo-differential 標準。因此,這些針腳對比非差分一般的 I/O 針腳具有較緊的偏斜邊距。

輸出只需將訊號路由至兩個輸出收銀機 (每個差分 IOE 針腳中一個) 一個收銀台直接從您的時鐘上計時,另一個則是與您的頻率相反。

輸入基本相同,您需要使用差分針腳對,但僅使用正極性輸入。換言之,設計中僅需要指定非倒轉針腳,在指派差額 I/O 標準時,會保留倒插針腳。任何輸入只會使用正訊號,並且參考 VREF(仍然需要)。

 

相關產品

本文章適用於 1 產品

Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。