文章 ID: 000085185 內容類型: 疑難排解 最近查看日期: 2015 年 10 月 08 日

為什麼我透過 Arria 10 輕度 axi 介面進行的交易在硬體中運作不正確?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 由於 Quartus® II 軟體版本 15.0 更新 2 和更早版本自動產生的計時限制問題,通過 Arria® 10 輕重量 AXI 介面的路徑無法正確計時分析,這可能導致硬體功能問題。
解決方法

為了避免此問題,請參閱 *altera_arria10_interface_generator*.sdc 檔案中的下列計時作業。

set_false_path-through [get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*aw_ready]
set_false_path────get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*aw_valid]
set_false_path-through [get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*w_ready]
set_false_path-through [get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*w_valid]
set_false_path-through [get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*ar_ready]
set_false_path-through [get_pins-compatibility_mode*fpga_interfaces|hps2fpga_light_weight*ar_valid]

此問題預定在 Quartus II 軟體日後發佈時解決。

相關產品

本文章適用於 3 產品

Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 GT FPGA

1

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便,僅供一般參考,不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾,則以英文版本為準。 查看此頁面的英文版本。