描述
若要在 Arria® 10 中實作高速來源同步介面，請使用 PHYLite IP。
平行介面 IP 核心的 Altera® PHYLite 主要用於建立自訂記憶體介面。
例如 DDR2、LPDDR2、LPDDR、TCAM、Flash、ONFI 和筆記型 DDR。IP 核心的每一個實例都可以支援最多 18 個個別資料/strobe 擷取群組的介面。每個群組最多可包含 48 個數據 I/O 和頻閃擷取邏輯。PHYLite 支援最高介面頻率頻率，最高可達 1GHz。
Altera建議在 800 MHz 或以上使用動態重新配置。PHYLite 支援大多數常見的 I/O 標準，例如 SSTL-15、SSTL-15 等級 I/II、1.5-V HSTL 等級 I/II、1.2 V POD、1.2 V、1，5 V、1.8 V。
如需 PHYLite 的詳細資訊：
HTTPs:///content/dam/altera-www/global/en_US/pdfs/literature/ug/ug_altera_phylite.pdf
PHYLite 的範例專案設計：
HTTPs:///content/dam/altera-www/global/en_US/pdfs/literature/an/an747.pdf
Altera強烈建議在介面頻率大於 200MHz 的平行介面 IP 核心上，使用 Altera PHYLite 執行來源同步 I/O。