文章 ID: 000085259 內容類型: 疑難排解 最近查看日期: 2013 年 01 月 18 日

在 Quartus 編譯以 IEEE1588 選項Stratix V 三速乙太網路設計時,SDC 限制受到限制

環境

  • 乙太網路
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    在 Quartus 編譯三速乙太網路設計期間 啟用 IEEE1588 選項後,所產生的選項會發出警告 關於 「_constraints.sdc」 第 443 行的篩選準則的 fit.rpt 正在遭到忽視。

    篩選準則遭到忽略,因為行|inst_stratixv_hssi_8g_tx_pcs|wys|clkout」和 「*|inst_stratixv_hssi_8g_rx_pcs|wys|clocktopld」不相符 使用時鐘。

    此問題會導致資料路徑的罕見行為 在硬體中。

    此問題會影響 IEEE1588 的三速乙太網路 在 Stratix V 裝置的 ACDS 12.1 中啟用選項。

    解決方法

    修改所產生的「_constraints.sdc」。 此 sdc 檔案由 Qsys 產生,位於://合成/子模組 搜尋線上 463 上的關鍵字「inst_stratixv_hssi_8g_rx_pcs」 代之以「inst_sv_hssi_8g_rx_pcs」。 搜尋線上 472 上的關鍵字「inst_stratixv_hssi_8g_tx_pcs」 並以「inst_sv_hssi_8g_tx_pcs」取代它。

    此問題將在 ACDS 12.1sp1 中解決。

    相關產品

    本文章適用於 1 產品

    Intel® 可程式裝置

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。