文章 ID: 000085302 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

在 Stratix III 裝置中,快速主動序列 (FAS) 模式的最小和典型的 DCLK 頻率是什麼?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

對於以快速主動序列 (FAS) 模式設定的 Stratix® III 裝置,最小和一般 DCLK 頻率分別為 20MHz 和 26MHz。

相關產品

本文章適用於 1 產品

Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。