文章 ID: 000085347 內容類型: 疑難排解 最近查看日期: 2013 年 07 月 18 日

為什麼季度速率 DDR3 UniPHY 型控制器設計顯示讀取效率低？

環境

    Intel® Quartus® II 訂閱版
BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

低讀取效率是由 DDR3 控制器中用於季度速率設計的設定之一所引起。當讀取延遲較長（例如：更大的 CAS 延遲編號）時，控制器將無法執行內部讀取命令，因為已達到待讀指令的最大數量。

解決方法

此問題目前的解決方法是將_c0.v檔案中的參數MAX_PENDING_RD_CMD從16變更為32，如下所示：

從

MAX_PENDING_RD_CMD = 16

自

MAX_PENDING_RD_CMD = 32

此問題已從 Quartus® II 軟體版本 13.1 開始修復。

 

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GS FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

此頁面上的內容是原始英文內容的人工和電腦翻譯的組合。此內容僅供您方便，僅供一般參考，不應被視為完整或準確。如果本頁面的英文版本與翻譯之間存在任何矛盾，則以英文版本為準。 查看此頁面的英文版本。