文章 ID: 000085369 內容類型: 疑難排解 最近查看日期: 2014 年 07 月 09 日

為什麼 PCI Express 128 位 Avalon-MM TX 介面的硬 IP 在模擬中不傳輸封包？

環境

  • Intel® Quartus® II 訂閱版
  • 模擬
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus® II 軟體 14.0 及更早版本中模擬 PCI Express® 128 位 Avalon-MM 介面的硬 IP 時，受測裝置 （DUT） 無法將任何資料包從 Avalon-MM 匯流排傳輸到 PCIe 鏈路。

    此問題是由傳輸資料路徑中控制信號的寬度聲明不正確引起的。控制信號被聲明為5位，但在測試平臺中只有4位被驅動。最高有效位不被驅動，在模擬中變為「x」。

    解決方法

    要變通解決此問題，請按照下列步驟操作：

    1. 打開檔 altpciexpav128_cr_rp.v
    2. 查找線路
      • 電線 [4：0] tx_low64_fifo_wrusedw
      • 電線 [4：0] tx_hi64_fifo_wrusedw
    3. 將行更改為
      • 電線 [3：0] tx_low64_fifo_wrusedw
      • 電線 [3：0] tx_hi64_fifo_wrusedw

    此問題計畫在 Quartus® II 軟體的未來版本中修復。

    相關產品

    本文章適用於 15 產品

    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。