描述
在 Quartus® II 軟體版本 15.0 中，JESD204B IP 核心可能無法滿足在 Arria® V GT 和 ST 裝置中資料速率高於 7.50Gbps （IP 核心連結頻率速率超過 187.5MHz） 的資料速率設定時間。
解決方法
若要關閉計時，請使用下列設定：
- 優化模式：效能（高努力-提高執行時間）
-
進階設定 （Fitter）
-
更適合的工作：標準適用
-
在路由期間執行計時拓撲分析：開啟
-
為效能的組合邏輯執行實體合成：開啟
-
執行註冊重複的效能：開啟
-
執行收銀機重新開機效能：開啟
-
安置工作倍增：4.0
-
路由器計時優化等級：最大
如果時間故障仍然存在，請採取下列操作：
-
在使用者 Synopsys Design Constraint （.sdc） 檔案中，將連結頻率 （IP 核心頻率領域） 過度限制 10-15%，並以 TimeQuest 中的目標頻率關閉計時。例如，如果 187.5MHz 連結頻率是由核心 PLL 所產生，則會使用create_clock指令限制 187.5MHz 核心 PLL 參考頻率 （頻率名稱device_clk）與 260MHz （12%）：
設定current_exe == $：TimeQuestInfo（可執行名稱）
如果 {= 「quartus_fit」® { {
create_clock───姓名 device_clk──3.85 期間 [get_ports device_clk]
{ 其他 {
create_clock──姓名 device_clk──第 5.33 期間 [get_ports device_clk]
}
-
使用 Design Space Explorer II 執行更適合的種子清掃，以確定最佳的介面卡初始安置種子編號。