文章 ID: 000085388 內容類型: 疑難排解 最近查看日期: 2014 年 03 月 13 日

資訊(332171):下列頻率的不確定性值低於derive_clock_uncertainty指令所套用的建議值

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

某些 UniPHY IP 應用程式可能會看到有關頻率不確定性的資訊訊息。

資訊(332171):下列頻率的不確定性值低於derive_clock_uncertainty指令所套用的建議值
資訊(332172):設定頻率從mem_cq_n[0](擴充)傳輸到 if0|pll0|pll_afi_clk(擴充)的不確定性 0.000,低於建議的不確定性 0.090

造成這些訊息的原因在於,在這個特殊情況下,頻率的不確定性是故意零散開,因為它們已經包含在計時分析的其他位置。

解決方法

建議在 UniPHY IP SDC 檔案中搜尋受影響的頻率,並確認已觀察到該類型的聲明:

# 頻率不確定性是由...病理參數

set_clock_uncertainty────get_clocks 0
set_clock_uncertainty──至 [get_clocks] 0

這些資訊訊息可安全地被忽略。

 

相關產品

本文章適用於 4 產品

Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V E FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。