文章 ID: 000085411 內容類型: 疑難排解 最近查看日期: 2015 年 02 月 05 日

為什麼我的 PCI Express 資料連結控制和管理狀態機器 （DLCMSM） 卡在 FCInit2？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 模擬 PCI Express® IP 核心的硬 IP 時，如果 test_in 訊號會浮動或單一化。此問題的徵兆在於 dl_up 模擬中並未宣稱。
解決方法

初始 化 test_in 正確。

若為模擬，Altera推薦的價值 test_in是 32\'hA9。如需硬體，請設定 test_in至 32\'hA8。

相關產品

本文章適用於 1 產品

Intel® Arria® 10 GX FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。