文章 ID: 000085420 內容類型: 錯誤訊息 最近查看日期: 2012 年 09 月 11 日

錯誤:輸出埠 OUTCLK 的 stratixv_phy_clkbuf atom「階層級|{instance_name[_p0_memphy_top:memphy_top_inst|uphy_clkbuf_memphy」有一個或多個非法的磁區。

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    在 Quartus II 軟體版本 11.0 或更早的 Quartus® II 軟體版本 11.0 或更早版本 11.0SP1 中,編譯針對 Stratix® V 裝置而產生的 DDR3 SDRAM UniPHY 控制器時,您可能會收到以下錯誤。

    錯誤:stratixv_clkena Atom「階層級|{instance_name[_p0_memphy_top:memphy_top_inst|pll_write_clk~CLKENA0」是非法目的地

    由於 QSF 檔案中針對pll_write_clk訊號進行下列全球訊號分配,因此發生此錯誤

    set_instance_assignment───名稱 GLOBAL_SIGNAL「GLOBAL CLOCK」-至「階層級|{instance_name\|pll_write_clk」

    此作業是由 11.0SP1 之前的 IP 版本完成,當您移至 Quartus II 版本 11.0SP1 時,則出現在 QSF 中,該版本將此頻率置於 PHY 頻率樹上,而不是之前版本中使用的全球頻率樹。

    解決方法

    若要解決此問題,請檢視在 QSF 檔案中pll_write_clk訊號所執行的任何全球訊號作業,或在再生核心後,在 Quartus II 軟體版本 11.0SP1 中執行 {instance_name\_pin_assignments.tcl 檔案。

    相關產品

    本文章適用於 4 產品

    Stratix® V E FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。