在 Quartus II 軟體版本 11.0 或更早的 Quartus® II 軟體版本 11.0 或更早版本 11.0SP1 中,編譯針對 Stratix® V 裝置而產生的 DDR3 SDRAM UniPHY 控制器時,您可能會收到以下錯誤。
錯誤:stratixv_clkena Atom「階層級|{instance_name[_p0_memphy_top:memphy_top_inst|pll_write_clk~CLKENA0」是非法目的地
由於 QSF 檔案中針對pll_write_clk訊號進行下列全球訊號分配,因此發生此錯誤
set_instance_assignment───名稱 GLOBAL_SIGNAL「GLOBAL CLOCK」-至「階層級|{instance_name\|pll_write_clk」
此作業是由 11.0SP1 之前的 IP 版本完成,當您移至 Quartus II 版本 11.0SP1 時,則出現在 QSF 中,該版本將此頻率置於 PHY 頻率樹上,而不是之前版本中使用的全球頻率樹。
若要解決此問題,請檢視在 QSF 檔案中pll_write_clk訊號所執行的任何全球訊號作業,或在再生核心後,在 Quartus II 軟體版本 11.0SP1 中執行 {instance_name\_pin_assignments.tcl 檔案。