文章 ID: 000085463 內容類型: 錯誤訊息 最近查看日期: 2013 年 08 月 27 日

警告：PLL 輸出頻率指定的頻率期間 <pll clock="" output=""> 必須大於或等於 <clock period=""> 輸出 I/O <pll clock="" output="">.</pll></clock></pll>

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您的設計使用經典計時分析器不支援的進階頻率方案，則可能會收到此警告訊息。警告訊息可能會發生，例如，如果您使用三速乙太網路巨功能執行設計，且在編譯過程中使用經典計時分析器。

為了避免此警告訊息，請在計時分析流程中使用 TimeQuest 計時分析器。 經典計時分析器最後一次受到 Quartus® II 軟體版本 10.0 的支援。

相關產品

本文章適用於 1 產品

Cyclone® III FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。