文章 ID: 000085526 內容類型: 疑難排解 最近查看日期: 2012 年 09 月 11 日

Stratix® II 是否對 1508 針腳套件的高速差差 I/O 通道有資料速率限制？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述 在 Stratix II 手冊第 2 章 5 第 5 章版本的 Stratix II 手冊版本 3.1 之前，在 Stratix II 裝置中採用 DPA 的高速差分 I/O 介面表示，距離中心 FPLL （不包括參考頻率行） 超過 23 排的通道無法在 1 Gbps 運作，用於 1508 針腳套件中提供的裝置。®然而，Altera為慢速通道執行了更進一步的特徵化和提升效能，達到超過 1Gbps（-3，-4）/840Mbps（-5）。®

相關產品

本文章適用於 1 產品

Stratix® II FPGA

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。