文章 ID: 000085531 內容類型: 疑難排解 最近查看日期: 2014 年 07 月 08 日

為什麼在使用 HPS 外部記憶體介面時，IBIS 模擬模型與讀取 DQ 波形的實際硬體測量之間出現不匹配？

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述 比較 DQ 波形時，您可能會注意到測得的穩定狀態讀取波形振波超過 IBIS 模型所模擬的預期值。這是由於 Quartus® II 軟體對 Rt 終止值的調整，其等效性高於預期。
    解決方法

     

    相關產品

    本文章適用於 5 產品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。