重大問題
描述
如果您使用 Quartus II 軟體版本 13.0 DP2 或 13.0 SP1 建立針對Arria V A1、A3 或 C3 裝置的設計， 而且您在正確的 I/O 中使用支援 LVDS I/O 標準的針腳 銀行用於相鎖迴圈 （PLL） 頻率輸入以外的用途 針腳，產生的FPGA硬體可能無法正常運作。
解決方法
您必須在其中指派支援 LVDS I/O 標準的針腳 僅作為 PLL 頻率輸入針腳的右 I/O 銀行。Quartus II 軟體 版本 13.0 DP2 或 13.0 SP1 不發佈錯誤訊息 這些支援 LVDS I/O 標準針腳的作業不正確。