文章 ID: 000085604 內容類型: 錯誤訊息 最近查看日期: 2016 年 04 月 18 日

內部錯誤:子系統:EDA,檔案:wsc_hierarchy_builder.cpp,行:1928 找不到階層級資訊

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

當 Quartus® II 軟體版本 6.1 啟用 TimeQuest 計時分析器時,當您為 Primetime 產生 Verilog 網路清單時,可能會發生此錯誤。

當您的設計具有觸發層級合成的作業(例如一項全球合成作業,以及實體上具有不同價值的相同作業),就會發生此錯誤,這會導致 Primetime EDA Netlist Writer 產生等級網路清單。

此問題從 Quartus II 軟體版本 7.0 開始修復。

您也可以使用 mySupport 針對修復問題的 Quartus II 軟體版本 6.1 要求修補程式 0.24。

相關產品

本文章適用於 1 產品

Stratix® II FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。