文章 ID: 000085607 內容類型: 疑難排解最近查看日期: 2015 年 01 月 01 日

為什麼輸出電壓訊號在 1.8V SSTL 50 ohm On-Chip Termination （OCT）的上升和下降邊緣不單調，而未在 Cyclone III 裝置中校準 IBIS 模型？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT

描述

最終Cyclone® III 裝置 IBIS 模型存在已知問題，在 1.8V SSTL 50 ohm 單晶片上終止（OCT）的上升和下降邊緣，輸出電壓訊號不是單調的，不會進行校準。修正後的 Cyclone III IBIS 模型檔案可從以下連結下載：

受影響和更正的 IBIS 模型列于下方：

- ttl18_cio_r50
- ttl18_cio_r25
- hstl18c1_cio_r50
- hstl18c2_cio_r25
- sstl18c1_cio_r50
- sstl18c2_cio_r25
- dhstl18c1_cio_r50
- dsstl18c1_cio_r50

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。查看這個頁面的英文版。