文章 ID: 000085612 內容類型: 疑難排解 最近查看日期: 2014 年 04 月 08 日

為什麼tx_datak訊號是指《Altera收發器 PHY IP 使用者指南》中 Arria® V、Cyclone® V 和 Stratix® V 裝置的接收資料?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

由於《Altera®收發器 PHY IP 核心使用者指南》(PDF)的「表 9-12:Avalon-ST TX 介面訊號」和「表 11-8:Avalon-ST TX 介面」中的錯誤,tx_datak訊號是指 Arria® V、Cyclone® V 和 Stratix® V 裝置的接收資料。

tx_datak訊號應僅指傳輸資料。

解決方法

從《Altera收發器 PHY IP 核心使用者指南》(PDF) 14.1 版開始,問題已修復。

相關產品

本文章適用於 12 產品

Arria® V GT FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V GX FPGA
Cyclone® V SX SoC FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Cyclone® V GT FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GZ FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。