文章 ID: 000085623 內容類型: 疑難排解 最近查看日期: 2013 年 10 月 09 日

同步邊緣兩者都需要相關的頻率

環境

  • Intel® Quartus® II 訂閱版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    描述

    如果您會產生包含 PCIe® 硬 IP 核心的 Qsys 系統，則會收到此錯誤訊息。 nreset_status 訊號匯出，測試台正在產生。 此訊號打算在內部用於 Qsys 系統，而不會匯出給測試台。

    解決方法

    若要使用 nreset_status 測試台 Qsys 系統外的訊號會產生 Qsys 系統，而不會輸出訊號。 然後，您可以帶出 nreset_status 訊號從 .v 檔案到您設計的頂層測試台。 這可透過在頂級測試台檔案中編輯埠宣告來完成。 每次產生 Qsys 系統時，您必須進行這項變更。

    注意： nreset_status 訊號與 coreclkout 頻率訊號。

    相關產品

    本文章適用於 13 產品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SE SoC FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。