文章 ID: 000085643 內容類型: 疑難排解 最近查看日期: 2012 年 11 月 15 日

為什麼在模擬中，tx_par_err[1] 不以 Tx avalon-st 封包的不良同位檢查來主張？

環境

  • Intel® Quartus® II 訂閱版
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    由於Intel® Quartus® II 軟體版本 12.0sp2 和更早版本的問題，PCIe HIP 的模擬模型並不主張tx_par_err[1] Tx avalon-st 封包的同位檢查不符，即使同位檢查和封包主張tx_par_err[0]。

    解決方法

    此問題已在 Intel® Quartus® 軟體版本 13.1 中解決。

    相關產品

    本文章適用於 1 產品

    Stratix® V GX FPGA

    需要更多協助嗎？

    聯絡支援部門

    免責聲明

    1

    所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。