文章 ID: 000085735 內容類型: 疑難排解 最近查看日期: 2015 年 01 月 20 日

為什麼 VREF*_HPS針腳的電壓高於預期？

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

在 Preloader 軟體設定之前，Arria® V 和 Cyclone® V SoC 裝置的 HPS 區段內的 VREF 針腳將設定為微弱的拉力。

如果用於 VREF 的穩壓器僅具有來源電流但無法下沉電流的能力，則 VREF 針腳上的電壓將會增加，並可能導致外部記憶體控制器的校準序列失敗。

解決方法 確保用於驅動 VREF 的穩壓器具有下沉和來源電流的能力。

相關產品

本文章適用於 5 產品

Cyclone® V SE SoC FPGA
Arria® V ST SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA

1

需要更多協助嗎？

聯絡支援部門

免責聲明

1

所有在本網站登出的文章及相關內容的使用均受到 Intel.com 使用條款的約束。

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的，方便您參考而提供，不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸，將受英文版規範及管轄。 查看這個頁面的英文版。