文章 ID: 000085783 內容類型: 疑難排解 最近查看日期: 2012 年 12 月 03 日

符合搭載 100GbE MAC 與 PHY IP 核心的 Stratix IV 裝置的時間

環境

  • Intel® Quartus® II 訂閱版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    重大問題

    描述

    無法滿足搭載 100 GbE 的 Stratix IV 裝置的時間 MAC 與 PHY IP Core。

    解決方法

    此問題已修復在 12.1 Quartus 軟體版本中 IP 核心。

    針對 12.0 版本的 IP 核心,改善時序利潤 對於Stratix IV 設計,您可能需要過度限制 MAC 頻率。

    請參閱alt_eth_100g包裝專案 .sdc 檔案中的任務。 舉例來說, alt_e100_siv.sdc 分配為:

    if { $::TimeQuestInfo(nameofexecutable) == "quartus_fit"} { create_clock -name {clk_din} -period "360.00 MHz" [get_ports {clk_din}] create_clock -name {clk_dout} -period "360.00 MHz" [get_ports {clk_dout}] } else { create_clock -name {clk_din} -period "315.00 MHz" [get_ports {clk_din}] create_clock -name {clk_dout} -period "315.00 MHz" [get_ports {clk_dout}] }

    此作業迫使適合者嘗試推動 360 MHz,靜態計時分析將檢查 315 MHz 適用于 MAC 頻率。

    相關產品

    本文章適用於 1 產品

    Stratix® IV FPGA

    這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。