如果埠清單與 Qsys 產生的埠清單不相同,在頂級的 Verilog 或 VHDL 設計檔案中即時化 HPS 元件時,您將會看到此錯誤。錯誤不會報告導致錯誤的確切訊號。它將報告即時埠清單中的最後一個訊號。為了確保當即化 Qsys 系統時的準確性,請將 Qsys「HDL 範例」標籤中的即時範例剪下並貼到最高層級的包裝檔案中。
這是完整錯誤訊息的範例:
錯誤 (11128):無法路由下列訊號:soc_system:soc_inst|soc_system_hps_0:hps_0|soc_system_hps_0_fpga_interfaces:fpga_interfaces|h2f_rst_n[0]。 該裝置不包含連線所需的路由資源。