文章 ID: 000085799 內容類型: 疑難排解 最近查看日期: 2013 年 08 月 27 日

為什麼在零延遲緩衝補償模式下運作的Stratix III 裝置 PLL 的輸入和輸出頻率之間看到偏移?

環境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
描述

如果您的專案是在 Quartus® II 軟體版本 8.0 SP1 或任何先前版本中編譯,在零延遲緩衝 (ZDB) 補償模式執行Stratix® III 裝置 PLL 時,可能會看到輸入和輸出頻率之間的偏移。

ZDB 補償模式將頻率的上升邊緣與 PLL 的專用輸入針腳對準在 PLL 的專用輸出針腳的輸出頻率的上升邊緣。 然而,在 8.1 之前,Quartus II 軟體版本並未優化補償延遲。

補償延遲從 Quartus II 軟體的 8.1 版本開始修復。 這也是第一個針對Stratix III 系列特定裝置密度提供最終計時模型的版本。

如果您無法將 Quartus II 軟體版本升級為具有固定補償延遲的版本,則可以在 ALTPLL 超級功能中新增相移,以補償頻率偏移。 您應該測量主機板上的偏移,以確定必要相移的價值。

相關產品

本文章適用於 1 產品

Stratix® III FPGA

這個頁面的內容綜合了英文原始內容的人工翻譯譯文與機器翻譯譯文。本內容是基於一般資訊目的,方便您參考而提供,不應視同完整或準確的內容。如果這個頁面的英文版與譯文之間發生任何牴觸,將受英文版規範及管轄。 查看這個頁面的英文版。